Programmabl logic array device with random access memory configurable as product terms				
Patent Number:	□ <u>EP0866558</u> , <u>A3</u>			
Publication date:	1998-09-23			
Inventor(s):	HEILE FRANCIS B (US)			
Applicant(s):	ALTERA CORP (US)			
Requested Patent:	☐ <u>JP11243334</u>			
Application Number: EP19980302057 19980318				
Priority Number(s):	US19970041046P 19970321; US19980034050 19980303			
IPC Classification:	H03K19/177			
EC Classification:	H03K19/177			
Equivalents:	□ <u>US6020759</u>			
Cited patent(s):	<u>US5550782;</u> <u>US5559450</u>			
Abstract				
A look-up-table-based programmable logic device is provided with memory circuitry which can be operated either as random access memory ("RAM") or to perform product term ("p-term") logic. Each individual row of the memory is separately addressable for writing data to the memory or, in RAM mode, for reading data from the memory. Alternatively, multiple rows of the memory are addressable in parallel to read p-terms from the memory. The memory circuitry of the invention is particularly useful as an addition to look-up-table-type programmable logic devices because the p-term capability of the memory circuitry provides an efficient way to perform wide fan-in logic functions which would otherwise require trees of multiple look-up tables.				

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

特開平11-243334

(43)公開日 平成11年(1999)9月7日

(51) Int. C1. 6

識別記号 101

HO3K 19/173

FΙ

H03K 19/173 101


<u> </u>	審査請求 未請求 請求項の数27	FD	(全10頁)
(21)出願番号	特願平10-92511	(71)出願人	594110103 アルテラ・コーポレーション
(22)出願日	平成10年(1998)3月21日		アメリカ合衆国・95134・カリフォルニア 州・サン ホゼ・イノベイション ドライ
(31)優先権主張番号	60/041046		ブ・101
(32)優先日	1997年3月21日	(72) 発明者	フランシス ビー ハイル
(33)優先権主張国	米国 (US)		アメリカ合衆国、カリフォルニア 95134、
(31)優先権主張番号	09/034050		サン ホセ、イノベーション ドライブ
(32)優先日	1998年3月3日		101
(33)優先権主張国	米国 (US)	(74)代理人	弁理士 浜田 治雄

## (54) 【発明の名称】積算項として構成可能なランダムアクセスメモリを備えるプログラマブルロジックアレイ装置

## (57)【要約】

【課題】 多数の入力を有するロジック機能をより容易 に実行することができる検索テーブル型プログラマブル ロジック装置を提供する。

【解決手段】 検索テーブルに基づいたプログラマブル ロジック装置に、ランダムアクセスメモ<u>リ</u> ( "RA M"\_) または積算項 (Pターム) ロジックを実行するた めのもののいずれかとして動作し得るメモリ回路を設け る。メモリ内の個々の列は、メモリ内にデータを書き込 むため、あるいはRAMモードにおいてはメモリからの データを読み込むためにそれぞれ分離してアドレスする ことができる。他方、メモリからのPタームを読み込む ためにメモリの複数の列を同時にアドレスすることがで きる。本発明のメモリ回路は、特に検索テーブル型プロ グラマブルロジック装置への付加に適しており、これは メモリ回路のPターム容量が広範なファンインロジック 機能の実行を有効に達成するからであり、これはさもな ければ複数の検索テーブルの組み合わせを必要とするも のである。



#### 【特許請求の範囲】

【請求項1】 それぞれが選択されたロジック機能を実施するためにプログラム可能である複数の検索テーブルと、ランダムアクセスメモリのブロックと、ランダムアクセスメモリをメモリまたはPターム型ロジック機能を実行するためのロジックとして使用するよう選択的に構成する回路と、プログラマブルロジック装置上の検索テーブルおよびランダムアクセスメモリのブロックを選択的に結合するよう構成された相互接続回路とからなるプログラマブルロジック装置。

【請求項2】 前記回路がPターム型ロジック機能を実行するようランダムアクセスメモリを設定するPターム能動化回路を備える請求項1記載のプログラマブルロジック装置。

【請求項3】 Pターム型ロジック機能を実行するよう 設定された際にランダムアクセスメモリにPターム入力 信号を伝送するためのランダムアクセスメモリへの入力 を前記回路が備える請求項1記載のプログラマブルロジ ック装置。

【請求項4】 前記回路がPターム入力信号を受信するよう構成されたマルチプレクサをさらに備える請求項3 記載のプログラマブルロジック装置。

【請求項5】 マルチプレクサがランダムアクセスメモリ内の複数の列を選択する複数の選択信号を発生させるよう構成された請求項4記載のプログラマブルロジック装置。

【請求項6】 ランダムアクセスメモリが複数のPターム出力ラインを備える請求項1記載のプログラマブルロジック装置。

【請求項7】 複数のメモリセルが複数のPターム出力 ラインのそれぞれに結合され、結合されたメモリセルの 一つが論理1を記憶している場合に第一の状態を想定す るよう各Pターム出力ラインを構成する請求項6記載の プログラマブルロジック装置。

【請求項8】 複数のメモリセルが複数のPターム出力 ラインのそれぞれに結合され、結合されたメモリセルの 一つが論理0を記憶している場合に第二の状態を想定す るよう各Pターム出力ラインを構成する請求項6記載の プログラマブルロジック装置。

【請求項9】 Pターム出力ラインの受信を行うよう結合されたORゲートをさらに備える請求項6記載のプログラマブルロジック装置。

【請求項10】 ランダムアクセスメモリのブロックに 結合された列アドレスデューダをさらに備える請求項1 記載のプログラマブルロジック装置。

【請求項11】 ランダムアクセスメモリのブロックに 結合された行アドレスデコーダをさらに備える請求項1 記載のプログラマブルロジック装置。

【請求項12】 ランダムアクセスメモリのブロックに 結合された検出アンプを備える請求項1記載のプログラ マブルロジック装置。

【請求項13】 複数の検索テーブルがこの検索テーブルからなる複数のブロック内に形成された請求項1記載のプログラマブルロジック装置。

【請求項14】 各検索テーブルが相互接続回路を介して近接する検索テーブルから分離される請求項1記載のプログラマブルロジック装置。

【請求項15】 検索テーブルを二つのグループにグループ分けし、各グループが相互接続回路を介して近接す 10 るグループから分離される請求項1記載のプログラマブルロジック装置。

【請求項16】 各検索テーブルをその四辺のそれぞれ に近接する相互接続回路から少なくとも一つの入力を受 信するよう構成する請求項14記載のプログラマブルロ ジック装置。

【請求項17】 各グループをその四辺のそれぞれに近接する相互接続回路から少なくとも一つの入力を受信するよう構成する請求項15記載のプログラマブルロジック装置。

0 【請求項18】 ランダムアクセスメモリを選択的に構成する回路が;ランダムアクセスメモリのいずれかの位置にデータを書き込むことを可能にするよう構成された書き込み回路と;ランダムアクセスメモリの選択された複数の位置からデータを読み込むとともにアターム型ロジック機能内に論理的に結合するよう構成された読み込み回路とを備える請求項1記載のプログラマブルロジック装置。

【請求項19】 書き込み回路は実質的に読み込み回路 から独立して動作し得る請求項18記載のプログラマブルロジック装置。

【請求項20】 実質的に独立した書き込みおよび読み 込み回路の動作により、Pタームロジック機能における ランダムアクセスメモリからのデータを読み込みかつ結 合する読み込み回路の動作を妨害することなく、書き込 み回路を使用してランダムアクセスメモリ内のデータを 変更し得る請求項19記載のプログラマブルロジック装 置。

【請求項21】 実質的に独立した書き込みおよび読み 込み回路の動作により、再構成可能な演算処理のための 40 Pタームロジック機能を提供するようランダムアクセス メモリを使用することを可能にする請求項19記載のプログラマブルロジック装置。

【請求項22】 実質的に独立した書き込みおよび読み 込み回路の動作により、ランダムアクセスメモリを動的 マルチプレクサとして使用することを可能にする請求項 19記載のプログラマブルロジック装置。

【請求項23】 実質的に独立した書き込みおよび読み 込み回路の動作により、プログラマブルロジック装置の 動作中の異なった時点において異なったロジック機能を 50 ランダムアクセスメモリ内にロードすることを可能にす る請求項19記載のプログラマブルロジック装置。

【請求項24】 処理回路と;前記処理回路に結合されたメモリと;前記処理回路ならびにメモリに結合された請求項1記載のプログラマブルロジック装置とからなるデジタル処理システム。

【請求項25】 請求項1記載のプログラマブルロジック装置を実装したプリント回路基板。

【請求項26】 プリント回路基板上に取り付けられる とともにメモリ回路に結合されたメモリをさらに備える 請求項25記載のプリント回路基板。

【請求項27】 プリント回路基板上に取り付けられる とともにメモリ回路に結合された処理回路をさらに備え る請求項25記載のプリント回路基板。

## 【発明の詳細な説明】

### [0001]

【産業上の利用分野】この発明は、埋め込み型ランダムアクセスメモリ配列を有するプログラマブルロジックアレイに関し、このランダムアクセスメモリは必要に応じてプログラム可能な積算項型要素として形成することができる。より具体的には、本発明は、ロジックを実行するための検索テーブルと大規模なブロックのランダムアクセスメモリからなり、このランダムアクセスメモリはユーザによりデータ蓄積と追加的な検索テーブルロジックに使用され、あるいはランダムアクセスメモリからなる大規模なブロックをプログラム可能な積算項型ロジック要素として構成することもできる。

#### [0002]

【従来の技術】既知のこの種のプログラマブルロジック 装置は、プログラム可能なANDゲートの配列を含み、このANDゲートは特に複数の出力を生成し、この出力 はそれぞれ複数の入力のAND演算によって算出される。これらのANDゲートアレイ出力は、AND機能の 論理表示が掛算に相当するため、一般に"積算項"と呼ばれている。一般に、これらの複数の積算項または"P ターム"は、積算和出力を生成するためORゲートによって結合される(OR機能は加算と同等になる)。

【0003】別の形式のプログラマブルロジック装置は、多数の比較的小さな検索テーブルを使用して実施され、この検索テーブルの入力はプログラマブルロジック装置の入力か、または装置内の他の検索テーブルの出力となる。

【0004】近年開発されたプログラマブルロジック構造においては、検索テーブル型プログラマブルロジックのブロックの中にユーザが設定することができる比較的大きなランダムアクセスメモリ(RAM)のブロックが形成されている。この種の構造の一つが、クリフ等による米国特許第5689195号に記載されており、この文献はここにおいて参照として全般的に組み入れている。このユーザが設定可能なメモリブロックは一般的に装置のメモリ目的で使用するか、あるいは追加的な比較

的大きい検索テーブルとして使用することができる。

【0005】検索テーブル型のロジックは、手ごろな大 きさのブロックの回路内において実行されるロジック機 能の入力数の点に関して、Pターム型ロジックに比べて 難点を有する。例えば、前述したクリフ等の特許におい ては、多数の4入力検索テーブルといくつかの比較的大 きなブロックのユーザ設定可能なRAMからなる装置が 示されており、このRAMブロックは8ないし11入力 の検索テーブルとして機能することができる。この装置 10 において11入力以上のロジック機能を実行するには市 販の検索テーブルユニットの組み合わせを使用する必要 がある。より大きなユーザRAMブロックを備え、充分 に大きな数の入力(例えば、20、30、またはより多 数の入力)を有する検索テーブルとして動作するよう設 計変更することは実用的ではなく、これはこのようなR AMブロックが極めて大きなサイズとなるからである。 しかしながら、20、30、またはより多数の入力を有 するPターム型ロジックアレイは過度に大きなものでは なく、したがって多数の入力として機能する出力をより 容易に提供することができる。 20

#### [0006]

【発明が解決しようとする課題】したがって、本発明の 目的は、多数の入力を有するロジック機能をより容易に 実行することができる検索テーブル型プログラマブルロ ジック装置を提供することである。

【0007】本発明の別の目的は、ユーザ設定可能な比較的大きいRAMのブロックを備え、このユーザ設定可能なRAM内において必要に応じて選択的にPターム型ロジックを使用するロジック機能を実行することができる検索テーブル型プログラマブルロジック装置を提供することである。

# [0008]

【課題を解決するための手段】本発明のこれらまたはそ の他の目的は、本発明の原理にしたがって、検索テーブ ル型ロジックと、選択的にPターム型ロジックの実行に 使用できる比較的大きいユーザ設定可能なRAMブロッ クとを備えるプログラマブルロジック装置を提供するこ とによって達成される。RAMブロック内にデータを記 憶するか、またはRAMブロックを通常メモリ(追加的 40 な検索テーブルを含む)として使用するために、ブロッ クの異なった列を異なった基礎に基づいた時間において アドレスする回路を設ける。他方、RAMブロックをP ターム型ロジックの実行に使用するため、ブロックの複 数の列を平行してアドレスするための回路を設ける。R AMブロック内のメモリ位置の各行に対して、平行して アドレスされた列の内容が論理的にAND演算され、そ れによってこれらの列の内容のPターム出力が生成され る。RAMブロックをPタームモードで使用する際に、 異なった行出力の論理的OR演算を選択的に使用しこれ 50 によって積算和出力信号を生成するための回路を設け

10

40

5

る。

【0009】本発明の他の特徴および種々の利点は、添付図面ならびに以下の好適な実施例の記述によって明らかにされよう。

#### [0010]

【実施例】図1には、本発明にしたがって構成された説 明的なランダムアクセスメモリモジュール10が示され ている。RAMモジュール10は、前述したクリフ等の 特許のような構造を有するプログラマブルロジックデバ イス、あるいは埋め込み型RAMブロックまたはモジュ ールを有する他のいずれかのタイプの装置内の埋め込み 型アレイブロックとすることができる。図2には、複数 のRAMブロック10がプログラマブルロジック装置2 0のロジックブロック21内にどのように埋め込まれて いるかを示している。各ロジックブロック21はいくつ かのロジックモジュール22からなり、それらはそれぞ れ4入力検索テーブルを含む。装置20の追加的な構造 (相互接続コンダクタネットワーク23を含む) は、前 述したクリフ等の特許に詳細に記載されている。本発明 に係る植込み型RAMブロック10を含む別のプログラ マブルロジックデバイスの実施例が図6に示されてお り、後に詳細に記述する。

【0011】RAMモジュール10の心臓部にはRAM アレイ11がある。図1に示されている説明的なRAM モジュール10は、一つの16ビット書き込みポート (データ入力バスコンダクタ12) および一つの16ビ ット読み込みポート(コンダクタ110)を有する。図 1に示されているように、RAMアレイ11は64×3 2で配列された2キロビットのアレイである。RAMア レイ11は、データ入力バス12を介して同時に16ビ ットのデータを入力することにより書き込みができ、こ れは行復号、データ選択および制御ロジック13に伝送 される。行制御ロジック13は、AddrWライン14 上の書き込みアドレスデータビット10ないし6を使用 してライン12上のデータがアレイ11のどの行に該当 するかを復号および選択する。32本の行選択ライン1 5および32本のデータライン16が行選択ロジック1 3からアレイ11に接続されている。ライン12上のデ ータがどの行に該当するかを示す追加的なアドレスデー タビット5ないし0がAddrWライン17に入力さ れ、デコーダ18およびアドレスマルチプレクサ19に よって復号される。書き込み可能化入力100が高位で ある際、アドレスマルチプレクサ19は書き込み可能化 ライン101の一つを介してアレイ11に復号されたア ドレスデータを伝送する。言い換えれば、RAMアレイ 11に書き込みデータが発せられた際、要素18および 19は、AddrWビット5ないし0によってアドレス されたRAMアレイの64個の列の一つに対する書き込 み可能化入力101を選択する。

【0012】図3に示されているように、所与のRAM 50 ータ入力12の32個の正および補足信号をなすもので

セル30に対して、対応する行選択ライン315ならび に列書き込み選択ライン301の両方がともに高位であ る際、該当するデータ入力ライン316上のデータがそ れぞれ電界効果トランジスタ34、35を介して記憶要 素31(一般的に閉ループ内に結合された強インバータ 32および弱インバータ33からなる) に結合される。 【0013】読み込みモードにおいて、モジュール10 が通常RAMとして使用される際、AddrRライン1 71上において列アドレスデータビット5ないし0が提 供され、AddrRライン102上において行アドレス データビット10ないし6が提供される。ライン102 上の行アドレスデータは出力制御モジュール103のデ 一夕出力選択ロジックを制御し、導線110を介してデ ータを出力するRAMアレイ11の行を選択する。ライ ン171上で入力される列アドレスデータは、アドレス デコーダ18ならびにアドレスマルチプレクサ19によ って復号される。読み込み可能化入力104が高位であ る際、アドレスマルチプレクサ19はアドレスされた6 4本の読み込みアドレスライン105の一つにおいて、 復号されたアドレスデータをアレイ11に伝送する。プ ログラム可能なPタームモード機能可能化制御要素 ("FCE") 106からの適正な信号によってPター ムモードが使用不可にされることを仮定すると、ライン 105上の復号されたアドレスデータはPタームアドレ スマルチプレクサ107によって変更されることなくラ イン205ならびにアレイ11に伝送され、読み込みを

【0014】図示されているように、特定のセルが選択された場合、該当する列読み込みライン305が高位になるため、電界効果トランジスタ36はメモリ要素31をデータ出力ライン304に接続し、これはこのラインがロジック103によって選択された場合に読み取ることができる。列読み込みライン305によってトランジスタ36がターンオンされた際、要素31が論理"1"を記憶していれば、トランジスタ37はデータ出力ライン304を接地方向に引き下げられ、プルアップ306によって高位に保持される。RAMモジュール10が通常メモリとして使用される際においても、ライン304の出力の読み込みには検出アンプが必要とされることがあり、したがって出力制御ロジック103は検出アンプを備えることが好適であり、これは全ての出力ライン304に対して同様であり得る。

行うアレイの一つの列を選択する。

【0015】モジュール10をPタームモードで使用する際(FCE106を適切にプログラムすることにより)、読み込みのみが影響を受ける。Pタームモードにおいて、Pタームアドレスマルチプレクサ107はアドレスライン205をアドレスライン105から切断して代わりにライン115上の64個のPターム入力に接続し、これはアドレス入力14,102,171およびデータ入力12の32個の正および捕足信号をなすもので

ある。入力12,14は、通常読み込みモードでは使用 されないため、Pターム入力として使用することができ る。このPタームモードに対する入力信号の特定の選択 は任意のものであり、以下に記述するように、32個の Pタームモード入力の一部または全てに対して他のいず れかの信号を代わりに使用することができる。したがっ て、ライン205は複数の列を同時に選択し、各出カラ イン304は64個の外部への正および補足信号のPタ ームとなり、この出力ラインと結合された行内において 多様なメモリセルが論理"1"にプログラムされる。特 に、ライン304は、このライン上のいずれかのセル3 0が論理"1"にプログラムされ結合された列読み込み ライン305上の論理"1"によって選択された場合、 低位に下げられる。再び、各ライン304の出力が制御 ロジック103内の検出アンプによって読み込まれる。 制御ロジック103はさらに一つまたは複数のORゲー トを備えることができ、積算和を得るために、それらに はライン304上の二つまたはそれ以上のPタームがそ れぞれ接続される。ロジック103は、登録された出力 を選択的に提供するために、フリップフロップまたは他 のレジスタ要素を備えることができる。ロジック103 の代表的な部分の説明的実施例を図4に詳細に示し、以 下に記述する。

【0016】図4において、コンダクタ304nおよび 304mは、図3のコンダクタ304の代表的な二つの 例に相当する。ANDゲート402nおよび402mは 図3の複数のトランジスタ36の各コンダクタ304へ の接続によって実行されるAND機能を示している。要 素404,406,410,420,430および47 0により、またはこれらの補助によって、積算和ロジッ クに必要なOR機能が実行される。コンダクタ304か らプログラマブルロジックコネクタ ("PLC") 45 0~の別のルート440は、RAMモジュール10がP タームロジックではなくむしろ通常RAMとして動作し ている際に使用される。したがって、ブロック440に よって示される回路は前述したクリフ等の特許に示され ているように構成することができる。積算和ロジックを 実行するために使用する際、図4に示された回路はロジ ックマクロセル回路として想定することができ、時々そ のように呼称する。

【0017】PLC406aはFCE-R1によってプログラムすることができ、PLC470の入力の一つにVCC(論理1)またはPターム304nのいずれかー方を付加する。PLC406bはFCE-R1によってプログラムすることができ、ORゲート410の入力の一つにPターム304nまたはVSS(論理0)のいずれか一方を付加する。PLC406cはFCE-R2によってプログラム可能であり、ORゲート410の第二の入力にPターム304mの論理逆数(インバータ404によって生成される)のいず

れかを付加する。ORゲート410への第三の入力は、 近接する積算和ロジック(図示されていないが図4に示 されたPターム304ロジックと類似である)からのカ スケード接続408inである。特に、各マクロセルの カスケード入力408inは、近接するマクロセルのカ スケード出力408outとなる。

8

【0018】ORゲート410の出力は各PLC420 aおよび420bの一つの入力に付加される。PLC.4 20aはFCE-R3によってプログラム可能であり、 ORゲート410の出力またはVSSのいずれか一方を カスケード出力408outに付加する。PLC420 bはFCE-R3によってプログラム可能であり、OR ゲート410の出力またはVSSのいずれか一方を排他 的〇Rゲート430の入力端子の一つに付加する。排他 的ORゲート430への他の入力はPLC470の出力 信号である。マクロセルが (1) VCC (PLC406 aから)、(2) 単一Pターム304n出力(PLC4 06aから)、(3) VSS、(4) フリップフロップ 460のQ出力、(5) フリップフロップ460の逆数 化されたQ出力のいずれかを用いてORゲート410の 出力の排他的ORを生成することを可能にするために、 要素430および470が共に作動する。PLC470 はFCE-R4およびR5によってプログラム制御され る。PLC450はFCE452 (これは図1のFCE 106と同一のものとすることができる) によってプロ グラム可能であり、排他的ORゲート430の出力また はロジック440の出力のいずれかを選択してフリップ フロップ460のD入力およびPLC480の一つの入 力に付加する。PLC480はFCE-R6によってプ ログラム可能であり、PLC450の出力またはフリッ プフロップ460のQ出力をRAMモジュール10の出 力線110に付加する。したがって、図4に示されたマ クロセルは、登録された(Q)あるいは組成された積算 和信号をコンダクタ110を介して出力することができ る。要素460および480は回路440と結合して同 様に使用することができ、RAMモジュール10から登 録された、または非登録の従来のRAMまたはROM出 力を提供する。

【0019】図4に示された積算和マクロセル回路は、 40 全体的に米国特許第5121006号に記載されたもの と同様であり、ここで参照として組み入れてある。

【0020】図1に示された64×32アレイ11において、32個の入力を有する32個のPタームを提供することができる。出力ロジック103内において異なった数のORゲート410を効果的に組み合わせることによって、出力ごとに32ないし2個のPタームを有する1ないし16個の積算和が得られる。この方法により、ORゲート410が前述したカスケード出力およびカスケード入力接続408を介して有効に結合される。

【0021】32個の入力を有する32個のPタームを

30

10

設けることにより、4入力検索テーブルの組み合わせを 使うことに比べて広範なファンインおよび高速な回路を 提供することができる。このことは、より複雑なロジッ クまたは状態の機器を実行することを可能にする。ま た、同様にして一つのプログラマブルロジック装置内に この種のアレイを複数使用することもできる。

【0022】ライン101の書き込みポートは前述した モジュール10のPタームモード動作においては使用さ れない。その結果、書き込みポートはPターム動作中に おいてアレイ11の書き込みに使用できる。したがっ て、アレイ11への書き込みのためのアドレスデータを アレイに付加できると仮定すると、自己修正型の装置を 設けることができる。書き込みアドレスラインが Pター ム入力に使用されることを記述したが、自己修正型のロ ジックが必要とされる場合は、他の構成を使用すること もできる。例えば、Pターム入力のいくつかに対して使 用される書き込みアドレスラインの使用に代えて、他の Pターム入力を使用することができる。したがって、書 き込みアドレスラインはアレイ11の内容の変更に使用 することができる。Pタームブロック(すなわちアレイ 11) へ書き込みができることによって、演算操作の再 構成に対する効果的なロジックの実行が達成される。例 えば、Pタームアレイ11は32入力-16出力のマル チプレクサとして使用することができ、柔軟なルート設 定および急速な変更が達成される。加えて、ロジック機 能を実行するためにPタームの全出力を使用することに より、アレイ11の内容を変更することによって充分に 異なったロジック機能を"ダウンロード"することが可 能になる。

【0023】図5には、図1に示された回路を変更して アレイ11への新規のデータの書き込みを可能にする方 式が示されており、これによって、積算和ロジックにお けるPタームアレイとしてのアレイの使用を妨害するこ となくアレイ11内のデータを完全に自由に変更するこ とが可能になる。図5に示された別の実施例において は、Pタームモードにおいてアレイ11が必要とする3 2個のワードライン信号が、コンダクタ12、14、1 02、および171等の他のソースから"借りられる" ことなく、独立したワードライン信号コンダクタ114 から伝送される。(このような全てのワードライン信号 の独立したソーシングは絶対に必要なものではない。例 えば、いくつかのワードライン信号は図1に示されるよ うに読み込みアドレスコンダクタ102および171か ら"借りる"事ができ、これはこれらのコンダクタ上の 信号が回路のPタームモードの動作中において要素1 8、19、103、および107によって必要とされな いからである。) この回路構成は、連続するいずれかの 時間においてもPターム出力を提供するアレイの使用を 妨害することなく、アレイ11のいずれかのセルへ新規 のデータを書き込むことを可能にする。したがって、図 50

5に示された回路は前段落において記述された全ての追 加的な利点を備えている(すなわち、回路は再構成可能 な演算操作のためのロジックを実行でき、動的な32入 カー16出力マルチプレクサとして機能することがで き、必要であればアレイ11に全く異なったPタームロ ジック機能を"ダウンロード"することができる)。

【0024】ここに記述される方式でRAMブロック1 0をSRAMに基づいた検索テーブル型装置20で構成 することにより、多数の入力を有するPタームロジック 10 機能を選択的に提供できる検索テーブル型装置を得るこ とができる。

【0025】図6は、ロジックブロック21'に内蔵さ れたRAMブロック10を備える別の方式のプログラマ ブルロジック装置20′の一例を示している。この場合 において、装置20'は、フリーマンの米国特許Re.( 第34363号に示されているように構成することがで き、これもここで参照に組み入れてある。したがって、 各ロジックブロック21'は、一つまたは二つの小さな 検索テーブルからなる設定可能なロジックブロック

( "CLB" ) とすることができる。各CLB21' は 相互接続コンダクタ23'によって包囲することがで き、これによりCLB21′または装置内外の他の回路 との間で信号を伝送することができる。装置上の他の回 路とはRAMブロック10を含むものである。各CLB 21'はその側辺のいずれかに近接する相互接続コンダ クタ23′から信号を受信することができる。同様に、 各CLBはその側辺のいずれかに信号を送信することが できる。図2の実施例に示されているように、各RAM ブロック10は通常RAM/ROMとして、あるいはP タームロジックを実行するために使用することができ

【0026】図7には、データ処理システム502内に おける本発明のプログラマブルロジック装置20/2 0' が示されている。データ処理システム502は以下 に示す構成要素の一つあるいは複数のものを備えてお り:それらはプロセッサ504;メモリ506;I/O 回路508;および周辺装置510である。これらの構 成要素はシステムバス520によって互いに結合され回 路基板530上に形成されており、この回路基板はエン ドユーザシステム540内に包合されている。

【0027】システム502は、コンピュータネットワ ーク、データネットワーク処理、ビデオ処理、デジタル 信号処理等の広範な応用操作、あるいはプログラマブル またはリプログラマブルロジックの長所を必要とする他 の応用処理に使用することができる。プログラマブルロ ジック装置20/20'は種々の異なったロジック機能 を実行するために使用することができる。例えば、プロ グラマブルロジック装置20/20'は、プロセッサ5 04と共に作動するプロセッサまたはコントローラとし て形成することができる。また、プログラマブルロジッ

ク装置20/20′は、システム502内の割り当てられたリソースへのアクセスを仲介するアービタとして使用することもできる。さらに別の実施例において、プログラマブルロジック装置20/20′は、プロセッサ504とシステム502内の他の一要素との間のインタフェースとして構成することもできる。システム502は単に一例を示すものであり、本発明の本質的な範囲ならびに精神は請求の範囲によって示されることが理解されよう。

【0028】本発明のRAMモジュール10を使用するプログラマブルロジック装置20/20′を実施するために、このRAMモジュールの種々の構成要素ならびに種々の技術を使用することができる。例えば、動作制御要素106ならびに他のFCEは、SRAM、DRAM、ファストインファストアウト("FIFO")メモリ、EPROM、EEPROM、動作制御レジスタ(例えばワールストロムの米国特許第3473160号に記載されている)、フェロエレクトリックメモリ、ヒューズ、アンチヒューズ等とすることができる。前述した数々の実施例から、本発明が一回のみプログラムできる装置およびリプログラム可能な装置の双方に適用できることが理解されよう。

【0029】以上の記述は単に本発明の原理を説明する ためのものであり、当業者においては本発明の範囲なら びに精神から逸脱することなく種々の設計変更をなし得 ることが理解されよう。例えば、上記の説明で示された アレイ11のメモリセルの特定数の行および列は単に説 明のためのものであり、必要に応じて異なった数の行な らびに列(一般にN列およびM行)を提供することがで きる。ここで、"列"および"行"という用語は任意に 使用したものであり、絶対的あるいは固定的な方向また は方向性を示すものではない。例えば、これらの用語は この説明および請求の範囲において必要に応じて入れ替 えることができる。本発明の範囲内における別の変更例 として、ここで言及された種々の信号ならびにロジック の極性は単に説明的なものであり、必要に応じて他の極 性を使用することができる。したがって、トランジスタ 37が接続される固定電位は、図3に示された論理0で はなく論理1とすることもでき、各データ出力コンダク タ304は、図3に示されているような論理1へのプル 40 アップ接続ではなく、論理0へのプルダウン接続を有す ることができる。

#### 【図面の簡単な説明】

【図1】本発明にしたがってランダムアクセスメモリまたはPターム型ロジックとして形成されたランダムアクセスメモリロジックアレイの説明的な実施例を示す概略図である。

【図2】本発明にしたがって構成したランダムアクセス メモリブロックを含む説明的な検索テーブル型プログラ マブルロジック装置を示す概略図である。 12 【図3】本発明に係るランダムアクセスメモリのセルの 説明的な実施例を示す概略図である。

【図4】図1の回路の出力部の代表的な部分の説明的な 実施例を示す概略図である。

【図5】全般的に図1のものと類似するが、本発明の別の実施例を示す概略図である。


【図6】本発明にしたがって構成したランダムアクセスメモリブロックを含む別の説明的な検索テーブル型プログラマブルロジック装置を示す概略図である。

10 【図7】本発明に係るランダムアクセスメモリブロック を内蔵するプログラマブルロジックデバイスを使用する 説明的なシステムを示すブロック線図である。


#### 【符号の説明】

- 10 RAMモジュール
- 11 RAMアレイ
- 12, 23, 23', 110, 114 コンダクタ
- 13 コントロールロジック
- 14, 15, 16, 17, 101, 105, 115, 1 71, 205, 301, 304, 304m, 304n,
- 305,315, ライン
  - 18 デコーダ
  - 19,107 マルチプレクサ
  - 20,20′ プログラマブルロジック装置
  - 21, 21' ロジックブロック
  - 22 ロジックモジュール
  - 30 セル
  - 31 記憶要素
  - 32, 33 インバータ
  - 34, 35, 36, 37 電界効果トランジスタ
- 30 100, 104 入力
  - 103 出力制御モジュール
  - 106 制御要素
  - 110 導線
  - 402m, 402n ANDゲート
  - 404 インバータ
  - 408in, 408out カスケード接続
  - 410, 430 ORゲート
  - 440 ルート
  - 450, 406a, 406b, 420a, 420b, 4
- 0 70,480 PLC
  - 452, R1, R2, R3, R6 FCE
  - 460 フリップフロップ
  - 502 データ処理システム
  - 504 プロセッサ
  - 506 メモリ
  - 508 I/O回路
  - 510 周辺機器
  - 520 システムバス
  - 530 回路基板
- 50 540 エンドユーザシステム


【図1】




【図2】




【図7】




【図3】



【図4】



【図5】



【図6】

